新聞中心

EEPW首頁 > 汽車電子 > 業界動態 > 自動駕駛的技術挑戰為FPGA帶來用武之地

自動駕駛的技術挑戰為FPGA帶來用武之地

作者:Achronix產品營銷高級經理Tom Spencer時間:2021-08-13來源:電子產品世界收藏


本文引用地址:http://www.koditutor.com/article/202108/427584.htm

1   自動駕駛的動向及技術挑戰

在2013年,第1輛自動駕駛車輛就行駛在了混合公共交通車流中;到2019年,美國有29個州通過了允許自動駕駛車輛在混合公共交通車流中行駛的法律。由阿里巴巴(Alibaba)、聯發科(MediaTek)和上海汽車(Shanghai Motors)支持的初創公司AutoX于2020年12月在深圳部署了一支由25輛無人駕駛車輛組成的車隊。這標志著中國首次部署無人駕駛車輛。在中國,利用遠程數據中心作為安全性后援的文遠知行(WeRide)和百度(Baidu)之間,以及豐田(Toyota)支持的Pony.ai和滴滴出行之間存在激烈的競爭,后者在車輛中使用人工安全性后援。所有這些公司都在努力參與競爭,以求在全球范圍內推廣由智慧城市支持的自動駕駛車輛。

4G蜂窩網絡技術難以維持大帶寬、低延遲和高連接數量,以實現真正的自動駕駛車輛。5G技術解決了帶寬和延遲挑戰,并提供了高達10Gbps的傳輸速度,延遲在1~10 ms范圍內,每個節點可支持多達500個連接。5G技術是智慧城市和自動駕駛車輛得以廣泛采用的重要支撐。

為了處理自動駕駛車輛生成的大量數據,一些技術也正在不斷發展。使用移動接入邊緣計算(MEC)平臺的邊緣計算已經發展演進了大約十年,并幫助行業將數據中心重新定義為分布式模式。借助邊緣計算和存儲,許多對延遲敏感且需要大量數據處理的應用,諸如自動駕駛車輛、工業4.0、遠程醫療和流媒體服務等,都能得到更好的服務,并且可以實現傳統數據中心模型所無法實現的性能水平。在傳統數據中心模式中,所有數據處理都在集中式的處理內核中完成的。

在自動駕駛車輛領域,人工智能(AI)和機器學習(ML)對于加速處理大量數據至關重要,這些數據是來自攝像頭、激光雷達、雷達、聲學和許多其他的傳感器。為了滿足個位數毫秒級的延遲,這些人工智能/機器學習(AI/ML)解決方案部署在邊緣計算基礎設施和車輛本身中。

在傳統的計算模式中,中央處理器(CPU)執行所有的應用處理,而大部分網絡功能和存儲處理無法擴展以滿足新的數據處理需求。數據加速器通常由圖形處理器(GPU)、現場可編程邏輯門陣列(FPGA)或完全定制的專用集成電路(ASIC)實現,可以卸載CPU的工作負載,并提供更低的系統功耗、成本和延遲。

自動駕駛車輛是一種領先的應用,不僅需要這種全新的數據中心模型,還需要在數據中心、邊緣處理和車輛本身進行數據加速。FPGA提供了靈活性、性能和低功耗的獨特組合,以適應傳感器類型和品牌、傳輸協議、AI/ML算法、不同的壓縮實現和安全加密模型。與GPU不同,FPGA的運行速度更接近于ASIC的速度。

image.png

Achronix產品營銷高級經理Tom Spencer

2   Achronix的解決方案

Achronix為計算、網絡、存儲、工業和汽車應用開發了基于FPGA的數據加速解決方案。與其他FPGA制造商不同,Achronix能夠同時提供獨立的FPGA器件和可授權的嵌入式FPGA半導體知識產權(IP)解決方案。除了FPGA器件和eFPGA IP,Achronix還提供基于PCIe的加速卡,可用于開發、現場試驗或生產使用。采用了臺積電7nm工藝技術的Speedster7t系列FPGA器件提供業界最高帶寬的I/O,具有400GbE、PCIe Gen 5和112Gbps SerDes等數據接口。

Speedster7t FPGA器件還包括雙存儲接口:標準DDR4和GDDR6;與DDR4相比,GDDR6提供了令人印象深刻的600%速度優勢和4Tbps存儲帶寬。如果數據無法在FPGA內輕松傳輸,那么這些高速接口就沒有多大意義了。為了克服FPGA內的數據布線瓶頸,Achronix構建了一個二維片上網絡(2D NoC),這是一條專用的高速公路,連接了所有外部I/O、FPGA內的硬化功能模塊和FPGA架構本身。這個2D NoC具有超過20Tbps的雙向帶寬,遠遠超過了I/O、內部功能模塊和任何FPGA邏輯的總帶寬。這消除了由于芯片內擁塞而導致的延遲問題,并簡化了FPGA設計。

對于成本和/或功耗敏感的應用場景,用戶通常會開發ASIC。為了滿足成本、功耗和性能目標,下一代先進駕駛輔助系統(ADAS)現在被設計為包括定制的ASIC器件,而不是依賴于標準現成組件的組合。然而,隨著ADAS傳感器、算法和原始設備制造商(OEM)特定要求的快速發展,開發固定功能的ASIC是有風險的。Achronix的Speedcore eFPGA IP通過在具有其他固定功能的ASIC中提供硬件可編程性來解決這一風險。

Speedcore eFPGA IP支持ASIC設計人員創建適合其特定應用的定制FPGA。設計人員可以定義FPGA邏輯、嵌入式存儲器、數字信號處理單元(DSP)的合適組合,并將其與2D NoC連接到其他ASIC子系統。與獨立FPGA芯片相比,eFPGA IP可降低高達90%的成本,從而實現這些成本敏感型的應用。Achronix的Speedcore eFPGA技術已在業界經過驗證,有超過1000萬個器件已投入量產應用。



關鍵詞:

評論


相關推薦

技術專區

關閉
么公的又大又深又硬想要,厨房挺进朋友人妻,东北大坑乱全集目录 <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <文本链> <文本链> <文本链> <文本链> <文本链> <文本链>